Kicad Pcb Agent

    1

    Automated KiCad PCB design system with lifecycle analysis, DFM gating, and high-speed routing verification.

    Free

    Security scanned

    Works with the AI Agents you already use

    Claude CodeClaude CodeCursorCursorCodex CLICodex CLIMuseMuseDotsDots+22 more

    kicad-pcb-agent

    Example session with this skill installed

    Run a DFM audit on my current KiCad project using the JLC-7628 stackup and generate a lifecycle report for the BOM.

    • Read your context and instructions
    • Compiled the kicad-pcb-agent

    I have completed the design audit and lifecycle scan for the current project. The process included a full DRC injection based on the JLC-7628 stackup and a real-time stock check via Nexar.

    Audit Results & Lifecycle Status

    CategoryStatusFindings
    BOM LifecycleWARNINGU2 (MCU) is marked as NRND. Alternative MPN suggested: STM32H723ZGT6.
    DFM CheckPASSTrace/Space (0.1/0.1mm) compliant with JLC-7628 capabilities.
    MechanicalPASSAll connectors clear the 3D keepout zones defined in case.dxf.
    StackupVERIFIEDImpedance rules for 90-ohm differential pairs applied to USB_D and USB_P nets.

    Next steps

    1. Review alternates.json to confirm the pin-compatibility of the suggested MCU replacement.
    2. Run cpl-assembly to generate the final manufacturing bundle now that DFM is green.
    3. Execute the dft-testpoints skill to verify access for the SWD header.

    Connects securely to your tools. The creator never sees your data.

    About this skill

    Engineering a production-ready PCB requires more than just drawing traces; it demands rigorous validation across multiple physics domains and supply chain constraints. This skill package automates the heavy lifting of KiCad design cycles, from initial power budgeting to final manufacturing handoff. It replaces manual checklists with automated gates that verify electrical, mechanical, and thermal integrity at every stage.

    What it does

    • Automated Routing & Analysis executes high-speed differential pair routing, crosstalk scanning, and topological auto-routing with DRC-backed verification.
    • Supply Chain & Lifecycle Management scans Nexar/Octopart for stock levels and generates pin-compatible alternatives for NRND or EOL components.
    • Physical Verification validates board outlines and 3D keepout zones against DXF/STEP files to ensure mechanical enclosure fit.
    • Manufacturing Handoff generates Gerber, CPL, and BOM packages with automated centroid rotation and fabrication orientation corrections.
    • Quality Assurance Gates performs independent maker/checker audits, EMC/ESD pre-compliance checks, and rail-based power budget analysis.

    How it works

    1. Design Intent Decomposition breaks down high-level hardware goals into specific decision units and context-filtered sub-tasks.
    2. Infrastructure Scaffolding establishes the stackup, power rail tree, and interface contracts before a single trace is drawn.
    3. Iterative Routing & Guardrails applies impedance rules and DFM constraints in real-time during the placement and routing phase.
    4. Final Promotion Gate triggers a design-checker run to verify all evidence artifacts before generating production outputs.

    Frameworks & tools

    The package interfaces directly with KiCad (kicad-cli) for schematic and PCB manipulation. It utilizes Octopart/Nexar for component intelligence and supports DXF/STEP for MCAD synchronization.

    Why this beats prompting it yourself

    Generic AI models lack the spatial and electrical awareness to manage netlist integrity or impedance-controlled stackups. This skill enforces a formal DAG-based workflow where every design change is backed by an evidence artifact, preventing the halluncinations and "silent" DRC failures common in manual prompting.

    Use cases

    • Rapidly porting a design to a new fab by re-injecting DFM capabilities into KiCad DRC.
    • Automating the selection and pin-mapping of high-density connectors based on mechanical constraints.
    • Running a third-party audit on an existing design to find hidden signal integrity risks.
    • Generating production-ready CPL and BOM files with zero manual rotation editing.

    Known limitations

    Requires kicad-cli for automated board writes. High-speed simulation is limited to rule-based geometric analysis rather than full-wave EM field solving.

    What's included (24 skills)

    • arayuz-eslesme-kapisi

      İki fiziksel bağlantı elemanının birbirine takılabilirliğinin ve uçtan uca pin örtüşmesinin tek otoritesi. Zincirdeki her halka bir kayıt; eksik halka bir ihlaldir, sessizlik değil. Sayı eşitliği kimlik değildir — kablo↔konnektör ekseninde.

    • bom-lifecycle

      Nexar/Octopart GraphQL ile stok + fiyat + lifecycle taraması; NRND/EOL veya risk eşiğinde pin-compatible alternatif üretimi ve provenance zinciri. Ağ erişimi ana ajanda kalır.

    • claim-audit

      Dış inceleme veya "şu kartta şu hatalar var" iddiası geldiğinde uygulanacak denetim akışı — önce ölç sonra düzelt, DOĞRU/YANLIŞ/DOĞRULANAMAZ verdict sözlüğü, numaralı evidence klasörü, yan etki ölçümü, bisect ve push öncesi son tarama.

    • cpl-assembly

      Gerber + BOM + CPL üretimi; centroid + fab rotasyon düzeltmesi + oryantasyon kontrolü + DNP parity + panelizasyon. Faz 4 çıkış kapısı — birleşik gate GREEN olmadan koşmaz.

    • crosstalk-thinning

      Hat çekerken paralel iz çiftinde NEXT taraması + güvenli iz inceltme kararı. MCP tool'u analyze_crosstalk_and_thinning; SAFE_TO_THIN / CROSSTALK_RISK / THINNING_BLOCKED / NO_COVERAGE döndürür. Tarama kapısıdır, imza kapısı değil.

    • decompose-pcb-decisions

      Uzun bağlamlı veya çok disiplinli PCB tasarımlarını küçük, bağımlılıkları açık, kanıta bağlı karar birimlerine ayırır ve her ajan için hash-doğrulamalı minimum context pack üretir. Halüsinasyonu, bayat bağlamı ve gerekçesiz varsayımları azaltmak; bir tasarım görevini alt ajanlara güvenle devretmek için kullan.

    • design-checker

      Maker/Checker ayrımı — üretici skill'lerin "bitti, 0 hata" dediği tasarımı bağımsız bir denetmen rolüyle yeniden okur. Maker'ın raporunu veri olarak alır ama sonuçlarına güvenmez; ham netlist, DRC/ERC JSON ve BOM üzerinden kendi başına ölçer. Faz 4a kapısıdır: bu skill GREEN demeden fab çıktısı üretilmez. Tasarımı DÜZELTMEZ, yalnız bulgu raporu yazar.

    • dfm

      Fab yeteneklerini DRC'ye enjekte et (önleyici) + yerleşimi 3D keepout'a göre yap + gerber öncesi doğrula. Teardrop, via-in-pad, NSMD/SMD, EPAD pasta ve MLCC flex crack kararlarının sahibi.

    • dft-testpoints

      Güç rayı + debug (SWD/UART) + kritik sinyallere test noktası; sınıf bazlı kapsama muhasebesi ve bring-up checklist. TP'ler şematikte doğar, erişilebilirlik Faz 4'te kanıtlanır.

    • dogrulama-matrisi

      Her kuralın test edilebilirlik seviyesi (A/B/C/D), hangi araçla ölçüldüğü, hangi döngüde (L0..L3) koştuğu ve başarısızlıkta ne olacağı. "Yazılımla kanıtlanamaz" olanların açık listesi.

    • ecad-varlik-kalifikasyonu

      Seçilmiş MPN/paket için aday KiCad sembol+footprint çiftinin, otoriter pin/paket tanımına pin-pin, pad-pad ve paket-varyantı düzeyinde uyup uymadığına karar veren tek otorite. Sayı eşitliği kimlik eşitliği değildir; kapı kayıt (registration) ÖNCESİ kapanır.

    • emc-esd

      EMC/ESD ön-uyum — hedef standart/sınıf/mesafe, CM akımı ve kablo antenleri, dönüş yolu, stitching via, decoupling PDN, IEC 61000-4-2 koruma zinciri. Yaygın "EMC kuralları"nın hangileri ölçümle yanlışlandı.

    • empedans-stackup

      Katman sayısı/sırası seçimi + IPC-2141/Wadell ile diferansiyel iz W/S çözümü + referans düzlemi ataması; sonucu DRC net-class'a geometri olarak yazar. Empedansın kendisini DRC doğrulamaz.

    • gptpro

      Export a repo into review-ready zip bundles for a non-agentic frontier model (GPT Pro on the ChatGPT web UI, or any chat model with file upload), with a coverage-gated snapshot contract — per-bundle file/byte accounting, exclusion inventory, per-file SHA-256, in-zip MANIFEST.json, out-of-set handoff_receipt.json, atomic run-id publish, and a disclosure gate kept separate from the credential scan. Use for packaging a repo for external LLM review or audit. Pairs with the `gptpro-handoff` workflow skill.

    • guc-isil

      Rail-bazlı güç bütçesi + regülatör junction sıcaklığı + LDO/SMPS kararı ve güç izi/via boyutlandırma. Şematikten önce koşar; rail_tree.json ve thermal_report.json üretir.

    • highspeed-routing

      Yüksek hızlı diferansiyel routing — pad'den çıkış (escape) geometrisi, pin-arası kanal ve maske barajı, 45° köşe, UI'dan türetilmiş skew bütçesi ve ps cinsinden length-match, kuplaj/paralellik ölçümü, referans düzlemi sürekliliği.

    • ilk-urun-montaj-kabulu

      Released Gerber/BOM/CPL paketinden üretilen ilk kartın as-built konformansı; montajcı AOI/X-ray/MSL/depanel kaydını released paketle uzlaştırır. Seri montaj kararının tek sahibi — GREEN olmadan seri üretim açılmaz.

    • konnektor

      Konnektör seçimi ve yerleşimi — mating cycle/kaplama, akım derating, mekanik yük ve strain relief, FPC/ZIF landing, shell/şase topraklama, hot-plug sırası. Faz 1'de seçim, Faz 3'te keepout uygulaması.

    • l3-bringup-karakterizasyon

      Fiziksel bring-up ve karakterizasyon döngüsü (L3). Kabul edilmiş ilk üründe alınan ölçüm kayıtlarını board hash + kalibrasyon + kuruluma bağlar, matris D satırlarına iliştirir ve fiziksel kanıt yeterliliği kapısını kapatır. Limit tanımlamaz; limit girdi olarak otoritesiyle gelir.

    • mekanik-dxf

      DXF/STEP'ten board outline + montaj deliği + 3D keepout hacmi üret; IPD tolerans zinciri ve mekanik datum kaydı. Faz 1'de paralel koşar, bariyerde placement'e girer.

    • otonom-routing

      Sınırlı (bounded) otomatik yönlendirme — kritik netler kilitlendikten sonra kalan düşük hızlı netleri topolojik merdiven / grid A* / FreeRouting ile route eder; router çıktısını asla verdict saymaz, her koşuyu scratch kopyada, bütçeli ve DRC ile kapatılmış bir makbuza bağlar.

    • paralel-yurutme

      Bir işi paralel dala / alt ajana vermeye değer mi — bağımsızlık, yazar-ayrıklığı, kâr ve yürütme zarfı testleri. FANOUT_APPROVED / INLINE_CHEAPER / FANOUT_UNSAFE üretir. Kilit kuralının sahibi değildir; fan-out öncesi kanıtın sahibidir. Ölçülmemiş hızlanma kanıt sayılmaz.

    • pcb-orchestrator

      Otonom PCB akışını Faz 0→4 design-to-release DAG'ı + Faz 5A/5B fiziksel kapanış olarak yürütür; adımları tetikler, artifact doğrular, board-yazımı kilidini tutar, kalite kapılarını ve release-health'i gate_receipt ile kapatır. Bağlamı adım ajanlarına dağıtır ve ham çıktı değil özet alır.

    • sematik-erc

      Şematikte GERÇEK wire çizimi (pin geometrisi + junction + label) + S-Expr enjeksiyonu + ERC auto-loop ve netlist doğrulaması. Bağlantının kanıtı netlist'tir, çizginin görünmesi değil.

    How to use

    Skills on Agensi run inside your AI agent. Copy the prompt, paste it into your agent, and it connects to Agensi and installs this skill for you. If a payment is needed, your agent shows it to you first.

    Reviews

    No reviews yet

    Be one of the first to try it. Every listed skill passes our trust checks below.

    Security scanned

    Passed our 8-point scan before listing

    Fresh listing

    Recently published to Agensi

    Free forever

    No account required to browse

    Trust & safety

    Security scanned

    Verified clean today

    • Free to download with an account

    Requires

    GitHub
    Snapeda
    Evil
    Pypi
    Python
    macOS
    Git

    Listedtoday

    What's inside

    Frequently Asked Questions